삼성전자, 세계 최초 ‘10나노급 8기가비트 D램’ 양산
삼성전자가 반도체 기술의 한계를 돌파하고, 세계 최초로 ‘10나노급 D램 시대’를 열었다.
삼성전자는 2월부터 세계 최소 크기의 10나노급(1나노 : 10억분의 1미터) 8Gb(기가비트) DDR4(Double Data Rate 4) D램을 양산했다고 밝혔다.
삼성전자는 2014년 세계 최초로 20나노 4Gb DDR3 D램을 양산한 데 이어, 이번 10나노급 8Gb DDR4 D램의 양산으로 다시 한번 반도체 미세공정의 한계를 돌파하며 메모리 기술의 새로운 이정표를 세웠다.
이번 제품에는 ‘초고집적 설계 기술’과 ‘사중 포토 노광 기술(Quadruple Patterning Technique)’, ‘초균일 유전막 형성 기술’ 등 3가지 혁신 기술을 적용했다. 이에 따라 차세대 극자외선(EUV) 노광장비의 도입 없이도 10나노급 D램을 양산해 프리미엄 제품의 제조 경쟁력을 더욱 높였다.
‘초고집적 설계 기술’은 삼성전자가 독자적으로 개발한 차세대 반도체 설계 기술로, 이를 통해 20나노 8Gb DDR4 D램보다 생산성을 30% 이상 높였다.
또한 10나노급(1x) 8Gb DDR4 D램은 초고속·초절전 설계 기술을 적용해 기존 20나노 대비 동작속도가 30% 이상 빠른 3,200Mbps를 구현할 수 있고, 동작 상태에 따라 소비전력을 10%~20% 절감할 수 있어 차세대 엔터프라이즈 서버 시장에 최적의 솔루션을 제공한다.
삼성전자는 미세공정의 한계를 극복하기 위해 낸드플래시 양산에 적용한 ‘사중 포토 노광 기술’을 업계 최초로 D램에도 구현해 D램 핵심 공정 기술의 새로운 지평을 열었다.
※ 사중 포토 노광기술
(QPT, Quadruple Patterning Technique) : 초고집적으로 셀을 만들기 위해 한번의 포토공정으로 초미세 패턴을 4배 많이 형성하는 기술
셀(정보 저장의 최소 단위)이 트랜지스터 하나로 구성된 낸드플래시와 달리 D램은 트랜지스터와 캐패시터의 적층 구조로 셀이 구성된다.
이 때문에 10나노급 8Gb D램은 초고속으로 동작하는 트랜지스터 위에 고용량 캐패시터를 나노단위 간격으로 배열해 완벽하게 동작하는 셀을 80억개 이상 만들어야 하므로 미세화에 따른 개발 난이도가 높았다.
삼성전자는 이러한 D램의 공정 한계를 ‘사중 포토 노광 기술’을 통해 극복해 차세대 10나노급(1y) D램도 적기에 양산할 수 있는 기반 기술을 확보했다.
또한 D램은 초미세 캐패시터에 충분한 양의 전하를 저장하기 위해 ‘초균일 원자 유전막 형성 기술’이 필요하다.
10나노급 D램은 캐패시터의 유전막을 옹스트롬(10분의 1나노) 단위의 초박형 원자 물질로 균일하게 형성해 더욱 높은 속도에도 안정적으로 동작하는 우수한 셀 특성을 확보했다.
삼성전자는 올해 용량과 성능을 동시에 높인 10나노급 모바일 D램도 양산해 PC, 서버 시장에 이어 초고해상도 스마트폰 시장도 지속 선점한다는 전략이다.
향후 삼성전자는 PC용 4GB(기가바이트) DDR4 모듈을 시작으로 엔터프라이즈 서버용 128GB 모듈까지 풀 라인업을 구축하고, 초고용량 모바일 D램의 높은 수요 증가세에 맞춰 10나노급 생산 비중을 지속적으로 확대해 프리미엄 D램 시장의 성장세를 견인할 계획이다.
